PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2001307975 A

(43) Date of publication of application: 02.11.01

(51) Int. CI

H01L 21/027 G03F 7/20 H01J 37/305

(21) Application number: 2000082634

(22) Date of filing: 23.03.00

(30) Priority:

18.02.00 JP 2000041522

(71) Applicant:

NIKON CORP

(72) Inventor:

KAMIJO KOICHI **KOJIMA SHINICHI** NAKANO KATSUSHI OKAMOTO KAZUYA

(54) CHARGED-PARTICLE-BEAM EXPOSURE APPARATUS AND SEMICONDUCTOR-DEVICE MANUFACTURING METHOD


(57) Abstract:

PROBLEM TO BE SOLVED: To provide a charged-particle-beam exposure apparatus wherein the positional discrepancy and blooming of the image of its beam are scarcely generated even when the temperature in its lens barrel is varied.

SOLUTION: After projecting an electron beam on a reticle 3 by an illumination optical system, the electron beam passed through a pattern formed on the reticle 3 is imaged on a wafer by two lenses 1, 2. Deflectors 7, 8 so deflect the electron beam that the electron beam started from a predetermined position of the reticle 3 proceeds on its predetermined deflecting trajectory 11 and passes a scattering aperture 5 to be imaged on a predetermined position of a wafer 4. Ferrite stacks 9, 10 prevent the deflectors 7, 8 from causing unintended magnetic actions on the electron beam by eddy currents occurring in the constituent metals of the lenses 1, 2 due to the effect of the AC magnetic fields generated by the deflectors 7, 8. The permeability variations of the used ferrite

stacks 9, 10 are so made small that the positional discrepancy of the image of the electron beam which is caused by the permeability variations of the ferrite stacks 9, 10 due to their temperature variations becomes not larger than a predetermined

COPYRIGHT: (C)2001,JPO




* NOTICES *

Japan Patent Office is not responsible for any damages caused by the use of this translation.


- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.*** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DRAWINGS


[Drawing 1]



[Drawing 2]



[Drawing 5]



[Translation done.]

* NOTICES *

Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.*** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention] [0001]

[The technical field to which invention belongs] this invention relates to the manufacture method of the thing about the charged-particle line aligner of the method which imprints the pattern on a mask or a reticle on an induction substrate side using a charged-particle line, and the charged-particle line aligner which aimed at aberration reduction of a position gap of the imprint image under exposure etc. in more detail, and the semiconductor device which used it.

[0002]

[Description of the Prior Art] Since a limitation is in the pattern line breadth which can be formed in the conventional aligner which used light in connection with the densification of the degree of integration required of a semiconductor device and high integration is impossible, development of the aligner which used the charged-particle line is furthered. Attention has gathered for the thing of a division imprint method which has a high throughput also in such a charged-particle line aligner. [0003] The aligner of this division projection imprint method is explained according to drawing 4 and drawing 5. Drawing 4 is drawing showing the unit of division exposure. First, two or more chips are formed on an imprint object (usually wafer), further, a chip is divided into a stripe and a stripe is divided into a subfield. Transferred objects, such as a reticle, are divided similarly. [0004] In a division projection aligner, exposure is usually performed by the method as shown in drawing 5. First, a reticle stage and a wafer stage carry out fixed-speed movement of the center of a corresponding stripe at the speed according to the reduction ratio. An electron ray illuminates the subfield on a reticle and projection exposure of the pattern formed on the reticle is carried out by the projection optical system on a sample.

[0005] And an electron ray is deflected in the travelling direction of a reticle stage, and the right-angled direction, and projection exposure of the subfield arranged at the single tier is performed one by one. Although projection exposure of the following subfield is started after projection exposure of the subfield of a single tier is completed, it is made to raise a throughput by making the deviation direction of an electron ray reverse, as shown in <u>drawing 5</u> in that case, and performing projection exposure of a subfield one by one.

[0006] Since all the patterns that package exposure of the subfield field is carried out as compared with the conventional charged-particle line aligner, and should be exposed to a reticle since exposure is performed by such method are formed, a throughput can be raised very much. Unlike the case of the aligner which used light, the reticle used by this aligner is divided into the subfield section (pattern section) and the beam section (it is called a strut below) of the circumference of it. The beam section is prepared for the purpose for choosing only the subfield which a lighting beam should expose certainly in order to maintain the intensity of the reticle itself.

[0007] The outline of the imprint optical system of electron-beam-lithography equipment is shown in drawing 1. As for deflecting system, and 9 and 10, for a dispersion aperture and 6, in drawing 1, a system shaft, and 7 and 8 are [1, the wafer a reticle and whose 4 2 is induction substrate sides as for a lens and 3, and 5 / a ferrite stack and 11] the deviation orbits of an electron ray.

[0008] A ferrite stack consists of a ring laminating of a nonmagnetic ferrite and the ferrite of high permeability. The ring is symmetrical from the purpose to the same shaft as the shaft of a lens, and the inradius, a circumradius, thickness, etc. are appropriately set to fulfill the given conditions by the

designer. Although the portion of a nonmagnetic ferrite may not exist, preparing from a viewpoint of assembly precision is desirable. The property of the ferrite stack made into the problem on these specifications is the property of the ferrite of high permeability.

[0009] A reticle 3 is irradiated by the electron ray by the lighting optical system which is not illustrated, image formation of the electron ray which passed the pattern on it is carried out on a wafer with two lenses 1 and 2, and it carries out the reduction imprint of the pattern on a reticle 3 on a wafer 4. Between the lens 1 and the lens 2, the dispersion aperture 5 for cutting the scattered radiation is formed. Deflecting system 7 and 8 deflects an electron ray so that the electron ray which left the position of a mask 3 may ride on the deviation orbit 11 of a predetermined electron ray, may pass the dispersion aperture 5 and may carry out image formation to the position of a wafer 4, and also it is performing the operation which removes distortion and aberration of an image. [0010] An eddy current occurs to the metal which constitutes lenses 1 and 2 under the influence of the alternating current magnetic field which deflecting system 7 and 8 generates, and the ferrite stacks 9 and 10 are bearing the duty which prepares the configuration of the lens magnetic field by the creation error of a lens while preventing occurring the magnetic action to an electron ray which is not meant.

[0011]

[Problem(s) to be Solved by the Invention] In the case of the imprinted type electron-beam-lithography equipment especially represented by the division imprint aligner, the high throughput has been obtained by enlarging comparatively the beam current of an illumination system and an imprint system, and exposing it. However, in order to expose with big current, it is necessary to suppress dotage of the image by the coulomb effect.

[0012] In order to suppress dotage of the image by the coulomb effect, it is necessary to accelerate the electron ray to irradiate on comparatively high voltage, or to shorten the reticle of imprint optical system, and the distance between wafers. Consequently, it must be made to take a predetermined reduction orbit and a predetermined deviation orbit between the short flights of a charged-particle line, and it is necessary to increase the current which flows to a lens and deflecting system for the reason.

[0013] Moreover, in order to obtain a high throughput in the case of the imprinted type electron-beam-lithography equipment represented by the division imprint aligner, it is necessary to reduce the number of times which an induction substrate skips mechanically or turns up a scan, and to decrease the overhead time concerning an induction substrate stage standing still or driving by extending a deviation field as much as possible. Since deviation distance is proportional to the exciting current of deflecting system, in order to give a large deviation to an electron ray, it must give a big exciting current to deflecting system.

[0014] Thus, elements, such as a lens and deflecting system, tend to need the bigger current for realization of a higher throughput, and generation of heat by this exists not a little. When the temperature of an element is changed during exposure operation, change occurs in the configuration of a magnetic field of corresponding according to the magnetic properties of the material which constitutes these. Therefore, although the efforts on a design had been paid so that the error by the temperature change of a lens, deflecting system, etc. might be conventionally made into a predetermined value, as a result of research of artificers, it turns out that there is an error by the temperature change which it cannot finish removing even if it makes these small, and it was thought that there would be another generating factor.

[0015] When this invention person investigated this cause, it turns out that the ferrite stacks 9 and 10 which exist between the deflecting system and the lenses with which the conventional attention was not paid change the deflection sensitivity of deflecting system remarkably in connection with a temperature change, and cause a position gap of an image, an increase in dotage, etc. in an induction substrate.

[0016] Let it be a technical problem for this invention to offer the manufacture method of a semiconductor device that generating of a position gap of an image or dotage used a small charged-particle line aligner and it even if it was made based on such knowledge and the temperature in a lens-barrel changed.

[0017]

[Means for Solving the Problem] The 1st means for solving the aforementioned technical problem is the charged-particle line aligner of the method imprinted on an induction substrate side, and sets the pattern formed in the reticle or the mask to the design temperature of the ferrite stack under operation of a ****** aligner. When the tolerance of a position gap of the image which originates in a ferrite stack and is generated is defined when there is a temperature change of the predetermined range, and there is a temperature change of the aforementioned range It is the charged-particle line aligner (claim 1) characterized by using the ferrite which carries out permeability change which generates a position gap of the image within the aforementioned tolerance as a material of a ferrite stack.

[0018] The need of conventionally taking into consideration as a cause of a position gap or dotage also about a ferrite stack based on the knowledge which this invention persons discovered although it was not known a position gap and dotage occurring by the temperature change of a ferrite stack itself became clear.

[0019] When the tolerance of a position gap of the image which originates in a ferrite stack and is generated defines in this means when there is a temperature change of the predetermined range, and there is the aforementioned predetermined temperature change, change of the permeability which causes of the image a position gap in the ferrite stack is suppressing in the predetermined range by using the ferrite which carries out permeability change which generates a position gap of the image within the aforementioned tolerance.

[0020] Therefore, since a position gap of the image in a predetermined temperature change is stored within a design value, it can consider as a charged-particle line aligner with few position gaps of an image. Since the property of a ferrite is easy to control by changing the material and baking conditions, the target thing can be obtained easily.

[0021] The 1st means for solving the aforementioned technical problem is the charged-particle line aligner of the method which imprints the pattern formed in the reticle or the mask on an induction substrate side. as a material of a ferrite stack In the design temperature of the ferrite stack under operation of a ****** aligner, it is the charged-particle line aligner (claim 2) characterized by using the ferrite which has permeability change to which a position gap of the image which originates in change of permeability to a 0.01-degree C temperature change is set to 1nm or less. [0022] In the charged-particle line aligner, the temperature change which a ferrite stack receives is about **0.01 degrees C, even when extreme. On the other hand, it is necessary to take into consideration from a synthetic precision for exposure, and the position gap caused by the temperature change of a ferrite stack needs to be taken as a small thing 1nm or less. The precision demanded in the case of an exposure imprint can be satisfied now by conventionally, selecting and using the ferrite which has permeability change to which a position gap of the image which originates in change of permeability to a 0.01-degree C temperature change is set to 1nm or less based on the knowledge which this invention persons discovered, although it was not known that a position gap and dotage will occur by the temperature change of a ferrite stack itself. [0023] The 3rd means for solving the aforementioned technical problem is the manufacture method (claim 2) of the semiconductor device which has the process which imprints to a wafer the pattern

formed in the reticle or the mask using the charged-particle line aligner which is the 1st means of the above, or the 2nd means, and is characterized by the bird clapper.

[0024] In the charged-particle line aligner which is the 1st means or the 2nd means, since a gap of the image by the temperature change of a ferrite stack is suppressed small, the semiconductor device which has a detailed pattern can also be manufactured with sufficient precision and yield by imprinting to a wafer the pattern formed in the reticle or the mask using this. [0025]

[Example] Hereafter, the example of this invention is explained using drawing. Since drawing 1 does not change with the conventional thing structurally except that it is drawing showing the outline of the imprint optical system of the electron-beam-lithography equipment which is the example of this invention and is using the thing special as a ferrite stack, the drawing used in explanation of the conventional example is applied to.

[0026] In this example, distance between a mask 3 and a wafer 4 was set to 600mm, the exciting current of lenses 1 and 2 was set up so that the pattern in a mask 3 might become 0.25mm angle on a wafer 4, and the reduction exposure imprint of a quadrant was performed. With the beam of aperture angle 6mrad, the pattern on a reticle was irradiated in the position on the 4th page of the wafer which is separated from the system shaft 6 2.5mm, and it went by the following evaluations. [0027] In this optical system, the position gap of the image generated when 0.01-degree-C temperature rises from the temperature of 25 degrees C made into criteria paying attention to the ferrite stack 9 estimated the ferrite to be used.

[0028] First, the initial permeability in 25 degrees C of reference temperature used the ferrite A whose rate of change of the initial permeability per unit temperature (1 degree C) change is 150 near the reference temperature by 6000 as an example of comparison. Next, the initial permeability in reference temperature used as an example the ferrite B whose rate of change of the initial permeability per unit temperature (1 degree C) change is 11 near the reference temperature by 7000. [0029] The amount delta x of position gaps of the image produced when the initial permeability of the ferrite stack 9 changes one time with this optical system is expressed with the following formulas as a function of the initial permeability mu of the ferrite 9 in the temperature at the time of proofreading.

deltax = a0+a1 and mu +a2 and mu2a0 = 3.487750x10a1 =-7.916667x10-3a2 = 4.966667x10-7 [0030] In the case of the ferrite A proofread at 25 degrees C, the amount delta x of position gaps of the image produced when initial permeability changes one time is. In the case of the ferrite B which is 5.26nm and was proofread at 25 degrees C It is 3.80nm.

[0031] The position gap of the image generated when 0.01-degree-C temperature rises from the temperature of 25 degrees C which the temperature of the ferrite stack 9 using Ferrite A and Ferrite B as a material makes criteria according to this is set to 7.89nm when Ferrite A is used, and when Ferrite B is used, it is set to 0.42nm. Thus, the direction which used Ferrite B can make small the amount of position gaps of the image generated when a temperature change arises during exposure operation. If the position gap to a 0.01-degree C temperature change is suppressed to 1nm or less, the good thing of sufficient accuracy will be obtained.

[0032] Moreover, it can ask for the rate of change to the temperature of initial permeability required in order to store in the range which asks for the amount of image-position gaps easily from the ferrite whose initial permeability in the temperature at the time of proofreading is known by calculating the amount of position gaps of the image per unit initial permeability change to the value of the initial permeability at the time of proofreading about the ferrite stack in predetermined optical system beforehand.

[0033]

[Embodiments of the Invention] Hereafter, the example of the gestalt of implementation of the manufacture method of the semiconductor device concerning this invention is explained. <u>Drawing 2</u> is a flow chart which shows an example of the semiconductor-device manufacture method of this invention. The manufacturing process of this example includes each following main process.

*** The wafer manufacturing process which manufactures a wafer (or wafer preparation process of preparing a wafer)

** The mask manufacturing process which manufactures the mask used for exposure (or mask preparation process of preparing a mask)

** It starts at a time one chip formed on the wafer processing process ** wafer which performs processing processing required for a wafer, and consists of a sub process of further some [process / each] whose chip erector who makes operation become possible ** Is the chip inspection process which inspects the chip which was able to be done.

[0034] The main process which has decisive influence on the performance of the device of a semiconductor in these main processes is a wafer processing process. At this process, the laminating of the designed circuit pattern is carried out one by one on a wafer, and much chips which operate as memory or MPU are formed. This wafer processing process includes each following process.

*** The thin film formation process which forms the metal thin film which forms the dislocation thin

** The thin film formation process which forms the metal thin film which forms the dielectric thin film used as an insulating layer, the wiring section, or the polar zone (CVD, sputtering, etc. are used)

** The etching process which processes a thin film layer and a substrate according to the lithography process ** resist pattern which uses a mask (reticle) and forms the pattern of a resist in order to

CHO C AND 2

process alternatively an oxidization process ** thin film layer, a wafer substrate, etc. which oxidize this thin film layer and wafer substrate (for example, dry etching technology is used)

** A wafer processing process performs repeatedly only the required number of layers which is the inspection process which inspects the wafer processed into the ion and impurity pouring diffusion process ** resist ablation process ** pan, and manufactures the semiconductor device which operates as a design.

[0035] <u>Drawing 3</u> is a flow chart which shows the lithography process which makes the nucleus of the wafer processing process of <u>drawing 2</u>. This lithography process includes each following process.

** About the semiconductor-device manufacturing process beyond the annealing process for stabilizing the resist pattern which develops the resist which exposes the resist application process ** resist which carries out the coat of the resist on the wafer with which the circuit pattern was formed at the process of the preceding paragraph, and of which exposure process ** exposure was done, and obtains the pattern of a resist and of which development process ** development was done, a wafer processing process, and a lithography process, it is a well-known thing and explanation beyond this will not be required. In the manufacture method of this semiconductor device, since the charged-particle line aligner concerning this invention is used for the imprint of the circuit pattern from a reticle or a mask to a wafer, there are little the position gap and dotage of a pattern accompanying the temperature change inside a lens-barrel, and, therefore, they can manufacture a detailed pattern with sufficient precision and yield.

[Effect of the Invention] Since a position gap of the image in a predetermined temperature change is stored within a design value in invention which starts a claim 1 among this inventions, and invention concerning a claim 2 as explained above, it can consider as a charged-particle line aligner with few position gaps of an image.

[0037] In invention concerning a claim 3, the semiconductor device which has a detailed pattern can also be manufactured with sufficient precision and yield.

[Translation done.]

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(II)特許出願公開發号 特開2001-307975 (P2001-307975A)

(43)公開日 平成13年11月2日(2001.11.2)


(51) Int.CL.	織別記号	FI	テーマコード(参考)	
HOIL 21/027		G03F 7/20	504 2H097	
G 0 3 F 7/20	504		521 5C034	
	5 2 1	H 0 1 J 37/305	B 5F056	
H01J 37/305		HOIL 21/30	541G	
		541E		
		審查請求 未請求	旅 菌求項の数3 OL (全 6 頁)	
(21)出劇番号	物類2000-82634(P2000-82634)	(71)出顧人 00000	4112	
		株式系	社ニコン	
(22)出版日	平成12年3月23日(2000.3.23)	京京	8千代田区丸の内3丁目2番3号	
		(72)発明者 上條	澳一	
(31)優先機主張番号	特觀2000-41522(P2000-41522)	東京	8千代田区丸の内3丁目2番3号 株	
(32)優先日	平成12年2月18日(2000.2.18)	式会社	北ニコン内	
(33) 優先權主張国	日本 (JP)	(72) 発明者 小岛	真一	
		東京	8千代田区丸の内3丁目2番3号 株	
		式会技	Łニコン内	
		(74)代壁人 10009	4846	
		弁理:	上额工工 利昭	
			最終頁に続く	

(54)【発明の名称】 荷電粒子線爆光装置及び半導体デバイスの製造方法

(57)【要約】

【課題】 鏡筒内の温度が変化しても像の位置ずれやボケの発生が小さい荷電粒子線露光装置を提供する。

【解決手段】 照明光学系によりレチクル3が電子線で 照射され、その上のパターンを通過した電子線が2つの レンズ1,2によりウェハ上に結像される。偏向器7、 8は、マスク3の所定の位置から出発した電子線が所定 の電子線の偏向軌道11上に乗って、散乱アパーチャー 5を通過しウェハ4の所定の位置に結像するように電子 線を偏向させる。フェライトスタック9、10は、偏向 器7、8が発生する交流磁場の影響により、レンズ1、 2を構成する金属に渦電流が発生して、電子線への意図 せぬ磁気作用を生起することを防ぐ。フェライトスタック9、10の温度変化による透磁率変化に起因する像の 位置ずれが所定値以下となるように、透磁率変化の小さ いフェライトを使用する。



【特許請求の範囲】

【請求項1】 レチクル又はマスクに形成されたバター ンを感応基板面上に転写する方式の荷電粒子線露光装置 であって、荷電粒子複数光装置の作動中のフェライトス タックの設計温度において、所定範囲の温度変化があっ たときにフェライトスタックに起因して発生する像の位 置ずれの許容範囲を定め、前記範囲の温度変化があった ときに、前記許容範囲以内の像の位置ずれを発生させる ような透遊率変化をするフェライトを、フェライトスタ 光装置。

1

【請求項2】 レチクル又はマスクに形成されたバター ンを感応基板面上に転写する方式の荷電粒子線露光装置 であって、フェライトスタックの材料として、電粒子線 露光装置の作動中のフェライトスタックの設計温度にお いて、0.01°Cの温度変化に対して透磁率の変化に起因す る像の位置ずれがlnm以下となるような透磁率変化を有 するフェライトを用いたことを特徴とする前電粒子線露 光线窗。

【請求項3】 請求項1又は請求項2に記載の荷電粒子 20 **複翠光装置を使用してレチクル又はマスクに形成された** パターンをウェハに転写する工程を有してなることを特 徴とする半導体デバイスの製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、荷電粒子線を用い てマスク又はレチクル上のバターンを感応基板面上に転 写する方式の荷電粒子線露光装置、さらに詳しくは、露 光中の転写像の位置ずれ等の収差低減を図った荷電粒子 複翠光装置に関するもの、及びそれを使用した半導体装 30 置の製造方法に関するものである。

[0002]

【従来の技術】半導体デバイスに要求される集積度の高 密度化に伴い、 光を使用した従来の露光装置において は、形成できるバターン線幅に限界があって高集積化が できないため、荷電粒子線を使用した窓光装置の開発が 進められている。このような両電粒子線露光装置の中で も、高スループットを有する分割転写方式のものに注目 が集まっている。

【0003】との分割投影転写方式の露光装置を図4、 図5に従って説明する。図4は分割露光の単位を示す図 である。まず、 転写体 (通常はウェハ) 上には複数のチ ップが形成され、さらにチップはストライプに、ストラ イブはサブフィールドに分割される。レチクル等の紋転 写体も同様に分割されている。

【0004】分割投影露光装置では通常、図5に示すよ うな方法で露光が行われる。まず、レチクルステージと ウェハステージは対応するストライブの中心を縮小比に 従った速度で定退移動する。電子根はレチクル上のサブ フィールドを照明し、レチクル上に形成されたバターン 50 る。

は投影光学系によって試料上に投影整光される。

【①005】そして、電子線をレチクルステージの進行 方向と直角な方向に偏向させ、順次、一列に配置された サブフィールドの投影露光を行う。一列のサブフィール ドの投影露光が終了すると、次のサブフィールドの投影 露光を開始するが、その際図5に示すように電子線の偏 向方向を逆にして、順次サブフィールドの投影率光を行 うととにより、スループットを上げるようにしている。 【0006】とのような方法で露光が行われるため、従 ックの材料として用いたことを特徴とする荷電粒子線器 10 来の荷電粒子線器光裝置と比較すると、サブフィールド 領域が一括露光され、またレチクルには露光すべきパタ ーンがすべて形成されているため、非常にスループット を向上させることができる。この露光装置で使用するレ チクルは、光を使用した露光装置の場合とは異なり、サ ブフィールド部 (パターン部) とその周辺の築部 (以下) ストラットと呼ぶ)に分割されている。梁部はレチクル 自体の強度を保つためや、照明ビームが確実に認光すべ きサブフィールドのみを選択するための目的で設けられ ている。

> 【①①07】図1に電子線翠光装置の転写光学系の概要 を示す。図1において1.2はレンズ、3はレチクル、 4 は感応基板面であるウェハ、5 は散乱アパーチャー、 6はシステム軸、7、8は偏向器、9、10はフェライ トスタック、11は電子線の偏向軌道である。

【0008】フェライトスタックとは、非磁性フェライ トと高透磁率のフェライトのリング積層からなるもので ある。リングはその目的から、レンズの軸と同じ軸に対 して対称であり、その内半径、外半径、厚さ等は、与え られた条件を満たすように設計者によって適切に定めら れる。非磁性フェライトの部分は存在しなくても構わな いが、組立精度の観点からは設けることが好ましい。本 明細書で問題としているフェライトスタックの特性と は、高透磁率のフェライトの特性のことである。

【0009】図示されない照明光学系によりレチクル3 が電子線で照射され、その上のパターンを通過した電子 線が2つのレンズ1、2によりウェハ上に結像され、レ チクル3上のパターンをウェハ4上に縮小転写する。レ ンズ1とレンズ2の間には、散乱線をカットするための **飲乱アパーチャー5が設けられている。偏向器7.8** 40 は、マスク3の所定の位置から出発した電子線が所定の 電子線の偏向軌道11上に乗って、散乱アパーチャー5 を通過しウェハ4の所定の位置に結像するように電子線 を偏向させる他、像の歪みや収差を取り除く作用を行っ ている。

【0010】フェライトスタック9.10は、偏向器 7. 8が発生する交流磁場の影響により、レンズ1、2 を構成する金属に禍電液が発生して、電子線への意図せ め磁気作用を生起することを防ぐとともに、レンズの作 成誤差によるレンズ磁場の形状を整える役目を狙ってい

[0011]

【発明が解決しようとする課題】特に、分割転写理光装 置に代表される転写型電子線露光装置の場合、照明系及 び転写系のビーム電流を比較的大きくして露光すること により高スループットを得ている。しかし、大きな電流 で露光するためにはクーロン効果による像のボケを抑制 する必要がある。

【0012】クーロン効果による像のボケを抑制するに は、照射する電子線を比較的高い電圧で加速したり、転 写光学系のレチクルとウェハの間の距離を短縮する必要 10 がある。その結果、荷電粒子線の短い飛行の間に所定の 縮小軌道や偏向軌道をとらせなくてはならず、そのため にレンズ及び偏向器に流れる電流を増加する必要があ る.

【0013】また、分割転写真光装置に代表される転写 型電子線露光装置の場合、高スループットを得るために は、できるだけ偏向領域を広げることにより、感応基板 が機械的にスキップしたりスキャンを折り返したりする 回数を減らし、感応基板ステージが静止または駆動する のにかかるオーバーヘッド時間を減少する必要がある。 偏向距離は偏向器の励磁電流に比例するため、電子線に 大偏向を与えるためには大きな励磁電流を偏向器に与え ねばならない。

【①①14】とのようにレンズや偏向器などの要素は、 より高いスループットの実現のために、より大きな電流 を必要とする傾向があり、これによる発熱が少なからず 存在する。露光動作中に要素の温度が変動した場合、こ れらを構成する材料の磁気特性に従って対応する磁場の 形状に変動が超きる。よって、従来よりレンズや偏向器 等の温度変化による誤差を所定値にするように設計上の 30 努力が払われてきたが、発明者らの研究の結果。これら を小さくしても除ききれない温度変化による誤差がある ことが分かってきており、別の発生要因があるのではな いかと考えられた。

【りり15】本発明者が、この原因を調査したところ、 従来注意が払われてこなかった、偏向器とレンズの間に 存在するフェライトスタック9、10が、温度変化に伴 い偏向器の偏向感度を著しく変化させ、感応基級におけ る像の位置ずれやボケの増加などを起こすことが分かっ

【0016】本発明はこのような知見に基づいてなされ たもので、鏡筒内の温度が変化しても像の位置ずれやボ ケの発生が小さい荷電粒子線露光装置。及びそれを使用 した半導体デバイスの製造方法を提供することを課題と

[0017]

【課題を解決するための手段】前記課題を解決するため の第1の手段は、レチクル又はマスクに形成されたパタ ーンを感応基板面上に転写する方式の荷電粒子線器光装

タックの設計温度において、所定範囲の温度変化があっ たときにフェライトスタックに起因して発生する像の位 置ずれの許容範囲を定め、前記範囲の温度変化があった ときに、前記許容範囲以内の像の位置ずれを発生させる ような透遊率変化をするフェライトを、フェライトスタ ックの材料として用いたことを特徴とする前電粒子線器 光装置(請求項1)である。

【0018】従来は、フェライトスタックの温度変化に よって位置ずれやボケが発生すること自体が知られてい なかったが、本発明者らが発見した知見に基づき、フェ ライトスタックについても位置ずれやボケの原因として 考慮する必要が明らかになった。

【①①19】本手段においては、所定範囲の温度変化が あったときにフェライトスタックに起因して発生する像 の位置ずれの許容範囲を定め、前記所定温度変化があっ たときに、前記許容範囲以内の像の位置ずれを発生させ るような透磁率変化をするフェライトを使用することに より、フェライトスタックにおいて像の位置ずれの原因 となっている透磁率の変化を所定範囲に抑えている。

【0020】よって、所定温度変化における像の位置ず れが設計値以内に収められるので、像の位置ずれの少な い荷電粒子線翠光装置とすることができる。フェライト の特性は、その材料や焼成条件を変化させることにより コントロールすることが容易であるので、目的とするも のを容易に得ることができる。

【0021】前記課題を解決するための第1の手段は、 レチクル又はマスクに形成されたパターンを感応墓板面 上に転写する方式の両電粒子線露光装置であって、フェ ライトスタックの材料として、電粒子線露光装置の作動 中のフェライトスタックの設計温度において、0.01℃の 温度変化に対して透磁率の変化に起因する像の位置ずれ がlm以下となるような透磁率変化を有するフェライト を用いたことを特徴とする荷電粒子線整光装置(請求項 である。

【10022】荷電粒子線露光装置において、フェライト スタックの受ける温度変化は極端な場合でも±0.01°C程 度になっている。一方、翠光に際しての総合的な錯度か **ら考慮して、フェライトスタックの温度変化によって起** こされる位置ずれは、1m以下の小さなものとする必要 40 がある。従来は、フェライトスタックの温度変化によっ て位置ずれやボケが発生すること自体が知られていなか ったが、本発明者らが発見した知見に基づき、0.01°Cの 温度変化に対して透磁率の変化に起因する像の位置ずれ がlmd以下となるような透磁率変化を有するフェライト を選定して用いることにより、露光転写の際に要求され る精度を満足させることができるようになる。

【0023】前記課題を解決するための第3の手段は、 前記第1の手段又は第2の手段である荷電粒子複選光装 置を使用してレチクル又はマスクに形成されたパターン 置であって、電粒子視露光装置の作動中のフェライトス 50 をウェハに転写する工程を育してなるととを特徴とする 半導体デバイスの製造方法(請求項2)である。

[0025]

【0024】第1の手段又は第2の手段である荷電粒子 複露光装置においては、フェライトスタックの温度変化 による俤のずれが小さく抑えられるので、これを使用し てレチクル又はマスクに形成されたパターンをウェハに 転写することにより、微細なパターンを有する半導体デ バイスでも精度・歩図良く製造することができる。

【実施例】以下、本発明の実施例について、図を用いて の転写光学系の概要を示す図であり、フェライトスタッ クとして特殊なものを使用している他は、構造的には従 来のものと変わらないので、従来例の説明において使用 した図面を採用する。

【0026】この実施例においては、マスク3とウェハ 4の間の距離を600mmとし、マスク3におけるパターン がウェハ4上で0.25mm角になるようにレンズ1.2の励 遊電流を設定し、4分の1の縮小露光転写を行った。以 下の評価では、開き角6mradのビームでレチクル上のパ の位置に照射して行った。

【0027】との光学系において、フェライトスタック 9に着目し、基準とする温度25℃から0.01℃温度が上昇 した時に発生する像の位置ずれの大きさで、用いるフェ ライトを評価した。

【0028】まず、比較例として、基準温度25°Cにおけ る初遠磁率が6000で、基準温度近傍で単位温度(1℃) 変化あたりの初遠磁率の変化率が150であるフェライト Aを用いた。次に、実施例として、基準温度における初 あたりの初透磁率の変化率が11であるフェライトBを用 しった。

【0029】この光学系でフェライトスタック9の初透 磁率が1変化した場合に生じる像の位置ずれ骨△×は 較正時の温度におけるフェライト9の初透磁率μの関数 として次のような式で衰される。

 $\Delta x = a0 + a1 \cdot \mu + a2 \cdot \mu^2$

 $a0 = 3.487750 \times 10$

 $a1 = -7.916667 \times 10^{-3}$

 $a2 = 4.966667 \times 10^{-8}$

【0030】初遠磁率が1変化した場合に生じる像の位 置ずれ畳△xは、25℃で較正したフェライトAの場合 5、 26mmであり、25°Cで較正したフェライトBの場合 3,80m nである。

【0031】とれによると、フェライトA及びフェライ トBを材料として用いたフェライトスタック9の温度が 基準とする温度25℃から0.01℃温度が上昇した時に発生 する像の位置ずれの大きさは、フェライトAを使用した 場合、7.89mmとなり、フェライトBを使用した場合には 光動作中に温度変化が生じた場合に発生する像の位置す れ量を小さくすることができる。0.01°Cの温度変化に対 する位置ずれを1nm以下に抑えれば十分精度のよいもの が得られる。

【0032】また、予め所定の光学系におけるフェライ トスタックについて、単位初透磁率変化あたりの像の位 置ずれ置を較正時の初透磁率の値に対して計算しておく ことにより、像位置ずれ量を所望する範囲に収めるため に必要な初透磁率の温度に対する変化率を、較正時の温 説明する。図1は本発明の実施例である電子複翠光装置 10 度における初遠磁率が既知であるフェライトに対して容 易に求めることができる。

[0033]

【発明の実施の形態】以下、本発明に係る半導体デバイ スの製造方法の実施の形態の例を説明する。図2は、本 発明の半導体デバイス製造方法の一例を示すフローチャ ートである。との例の製造工程は以下の各主工程を含 ŧ٢.

のウェハを製造するウェハ製造工程(又はウェハを準備 するウェハ準備工程)

ターンをシステム軸6から2.5㎜能れたウェハー4面上 20 ②窓光に使用するマスクを製作するマスク製造工程(又 はマスクを準備するマスク準備工程)

❸ウェハに必要な加工処理を行うウェハプロセッシング

のウェハ上に形成されたチップを1個ずつ切り出し、動 作可能にならしめるチップ組立工程

⑤できたチップを検査するチップ検査工程

なお、それぞれの工程はさらにいくつかのサブ工程から なっている。

【10034】とれらの主工程の中で、半導体のデバイス 透跶率が7000で、基準温度近傍で単位温度(1°C)変化 30 の性能に決定的な影響を及ぼす主工程がウェハブロセッ シング工程である。この工程では、設計された回路パタ ーンをウェハ上に順次續層し、メモリやMPUとして動 作するチップを多数形成する。このウェハブロセッシン グ工程は以下の各工程を含む。

> ①絶縁層となる誘電体薄膜や配線部。 あるいは電極部を 形成する金属薄膜等を形成する薄膜形成工程(CVDや スパッタリング等を用いる)

②この薄膜層やウェハ基板を酸化する酸化工程

◎薄膜層やウェハ基板等を選択的に加工するためにマス 49 ク (レチクル) を用いてレジストのパターンを形成する リソグラフィー工程

のレジストパターンに従って薄膜圏や墓板を加工するエ ッチング工程(例えばドライエッチング技術を用いる)

⑤イオン・不純物注入拡散工程

80レジスト剥離工程

のさらに加工されたウェハを検査する検査工程 なお、ウェハブロセッシング工程は必要な層数だけ繰り 返し行い、設計通り動作する半導体デバイスを製造す

9.42mmとなる。このようにフェライトBを用いた方が舊 50 【0035】図3は、図2のウェハブロセッシング工程

の中核をなすリソグラフィー工程を示すフローチャート である。このリソグラフィー工程は以下の各工程を含 ŧ٠.

7

の前段の工程で回路パターンが形成されたウェハ上にレ ジストをコートするレジスト塗布工程

②レジストを露光する露光工程

◎翠光されたレジストを現像してレジストのパターンを 得る現像工程

の現像されたレジストバターンを安定化させるためのア ニール工程

以上の半導体デバイス製造工程、ウェハプロセッシング 工程、リソグラフィー工程については、周知のものであ り、これ以上の説明を要しないであるう。本半導体デバ イスの製造方法においては、本発明にかかる尚電粒子線 露光装置を、レチクルやマスクからウェハへの回路バタ ーンの転写に用いているので、鏡筒内部の温度変化に伴 うパターンの位置ずれやボケが少なく、よって、微細な パターンを精度・歩图良く製造することができる。

[0036]

【発明の効果】以上説明したように、本発明のうち、諸 20 6…システム軸 求項1にかかる発明、請求項2にかかる発明において は、所定温度変化における像の位置ずれが設計値以内に 収められるので、像の位置ずれの少ない荷電粒子線露光 装置とすることができる。

*【0037】請求項3にかかる発明においては、微細な パターンを有する半導体デバイスでも請度・歩留良く製 造することができる。

【図面の簡単な説明】

【図1】本発明の実施例、及び従来の電子線露光装置の 転写光学系の概要を示す図である。

【図2】本発明の半導体デバイス製造方法の一例を示す フローチャートである。

【図3】リソグラフィー工程を示すプローチャートであ 19 る。

【図4】分割窓光転写方式の分割露光の単位を示す図で ある。


【図5】分割露光転写方式の露光方法を示す概要図であ る。

【符号の説明】

- 1. 2…レンズ
- 3…レチクル
- 4…ウェハ
- 5…散乱アパーチャー
- - 7. 8…偏向器
 - 9. 10…フェライトスタック
 - 11…電子線の偏向軌道

[図]] [図2] [203] マスク製造工程 レジスト建布工線 ウェハ製造工程 シテクル、マスク ウェハ 猛光工程 ウェハ プロセッシング工程 現典工程 CVD スパッタリング リソグラフィエ程 アニールエ紀 族化 イオン法入 ・イエッテング 凯沙工程 テップ親立工程 繰り返し チャブ チップ技術工程 製品 (半度体デバイス)

【図4】



【図5】

レクデル
ステージ移動方向

ヴェハステージ移動方向

描画順

フロントページの続き

(72)発明者 中野 勝志

東京都千代田区丸の内3丁目2番3号 株

式会社ニコン内

(72) 発明者 岡本 和也

東京都千代田区丸の内3丁目2番3号 株

式会社ニコン内

Fターム(参考) 2H097 BA00 CA16 LA10

5C034 BB02 BB04 BB07 BB08 BB10 5F056 AA22 BA06 BA08 CB09 CC01 . CC11 EA08 EA12 FA03 FA06 FA07